您好, 欢迎来到化工仪器网
：1800弄（电子商务园）5005.
公司主营：西门子数控系统,V20变频器S7-200CN.S7-200smart.S7-300.S7-400.S7-1200.6ES5 ET200 人机界面,变频器,DP总线,MM420 变频器MM430 变频器MM
产品简介
详细介绍
PTO
逐步叠加工作，从而使随时间呈线性变化。叠加到的恒定值的分辨率受到。该分辨率会在产生的中引入截断误差。因此，PTO
无法保证脉冲串可以到达为段的结束。在下图中，可以看到截断误差会影响 PTO 加速。应该测量输出，确定该是否在可接受的范围内。
① 期望的曲线图
② 实际的曲线图
如果一段结束和下一段开始的差 (Δf)
是不可接受，请尝试结束来对该差值进行补偿。为使得输出位于可接受的范围内，可能需要反复进行这种。
注意，段参数改变会影响 PTO
完成的时间。可以使用段的时间等式（在下文介绍）来了解其对时间的影响。对于给定的段来说，要想准确的段时间，结束值或脉冲数必须具备一定的弹性。
上面的简化示例用于介绍目的，实际应用可能需要更复杂的波形包络。别忘了您只能分配整数形式的 Hz ，且必须以恒定速率执行更改。S7-200 SMART CPU
可选择该恒定速率，且每一段的恒定速率可以不同。
对于依照周期时间（而非）的项目，可以使用以下公式来进行转换：
CTFinal = CTInitial + (ΔCT * PC)
FInitial = 1 / CTInitial FFinal = 1 / CTFinal
其中：
CTInitial | 段启动周期时间 (s) |
ΔCT | 段增量周期时间 (s) |
PC | 段内脉冲数量 |
CTFinal | 段结束周期时间 (s) |
FInitial | 段起始 (Hz) |
FFinal | 段结束 (Hz) |
给定 PTO
包络段的加速度（或减速度）和时间有助于确定正确的包络表值。使用以下公式可计算给定包络的时间和加速度：
ΔF = FFinal - FInitial
Ts = PC / (Fmin + ( | ΔF | / 2 ) )
As = ΔF / Ts
其中：
Ts | 段时间 (s) |
As | 段加速度 (Hz/s) |
PC | 段内脉冲数量 |
Fmin | 段 (Hz) |
ΔF | 段增量（总变化） (Hz) |
7.4 数学
7.4.1 加法、减法、乘法和除法
LAD / FBD | STL | 说明 | ||
+I +D +R | IN1, IN1, IN1, | OUT OUT OUT | 加整数指令将两个 16 位整数相加，产生一个 16 位结果。加双精度整数指令将两个 32 位整数相加，产生一个 32 位结果。加实数指令将两个 32 位实数相加，产生一个 32 位实数结果。 | |
ADD_DI | · LAD 和 FBD：IN1 + IN2 = OUT | |||
ADD_R | · STL： IN1 + OUT = OUT | |||
-I -D -R | IN1, IN1, IN1, | OUT OUT OUT | 整数减法指令将两个 16 位整数相减，产生一个 16 位结果。双整数减法 (-D) 指令将两个 32 位整数相减，产生一个 32 位结果。实数减法 (-R) 指令将两个 32 位实数相减，产生一个 32 位实数结果。 | |
SUB_DI | · LAD 和 FBD：IN1 - IN2 = OUT | |||
SUB_R | · STL：OUT - IN1 = OUT | |||
*I *D *R | IN1, IN1, IN1, | OUT OUT OUT | 整数乘法指令将两个 16 位整数相乘，产生一个 16 位结果。双整数乘法指令将两个 32 位整数相乘，产生一个 32 位结果。实数乘法指令将两个 32 位实数相乘，产生一个 32 位实数结果。 | |
MUL_DI | · LAD 和 FBD：IN1 * IN2 = OUT | |||
MUL_R | · STL：IN1 * OUT = OUT | |||
/I /D /R | IN1, IN1, IN1, | OUT OUT OUT | 整数除法指令将两个 16 位整数相除，产生一个 16 位结果。（不保留余数。）双整数除法指令将两个 32 位整数相除，产生一个 32 位结果。（不保留余数。）实数除法 (/R) 指令将两个 32 位实数相除，产生一个 32 位实数结果。 | |
DIV_DI | · LAD 和 FBD：IN1/IN2 = OUT | |||
DIV_R | · STL：OUT / IN1 = OUT | |||
西门子模拟量模块6ES7522-5HH00-0AB0服务